

Physical AI and Edge Intelligence for Post-CMOS Robotic Systems

The convergence of edge AI and physical AI is opening a new design space for autonomous robotic systems capable of perceiving, reasoning, and acting in unstructured environments under tight energy and latency constraints. Modern robotic platforms require tightly integrated sensing, inference, and control pipelines that can operate entirely on-device, without relying on cloud offloading. Achieving this goal demands both novel machine learning architectures and advanced hardware substrates. On the algorithmic side, recent self-supervised and world-model approaches — such as Latent Energy-based Joint Embedding Predictive Architectures (LE-JEPA) — offer a promising route toward data-efficient, embodied representation learning directly from multimodal sensory streams. On the hardware side, emerging post-CMOS device technologies — including non-volatile ferroelectric and phase-change memory, analog computing fabrics, and near-sensor processing elements — offer orders-of-magnitude improvements in energy efficiency over conventional digital CMOS for the classes of operations most relevant to robotic perception and planning.

This Incarico di Ricerca position, which is aligned with the activity of the **ARCHYTAS** project, focuses on the co-design of efficient edge AI algorithms and post-CMOS hardware accelerators targeting highly constrained robotic platforms. The incaricato di ricerca will focus on: 1) investigation and adaptation of physical AI and world-model approaches (including LE-JEPA-style architectures) for on-device robotic inference on ultra-low-power heterogeneous SoCs; 2) hardware-software co-design of inference pipelines exploiting post-CMOS devices (e.g. ferroelectric memories, analog in-memory computing) for perception and control tasks; 3) implementation and validation of prototype robotic intelligence pipelines on advanced chiplet-based platforms compatible with the ARCHYTAS design framework.

Physical AI e Intelligenza Edge per Sistemi Robotici su Dispositivi Post-CMOS

La convergenza tra edge AI e physical AI sta aprendo un nuovo spazio di progettazione per sistemi robotici autonomi capaci di percepire, ragionare e agire in ambienti non strutturati, rispettando al contempo stringenti vincoli energetici e di latenza. Le piattaforme robotiche moderne richiedono pipeline integrate di sensing, inferenza e controllo in grado di operare interamente on-device, senza dipendere dall'offloading su cloud. Raggiungere questo obiettivo richiede sia nuove architetture di machine learning sia substrati hardware avanzati. Sul piano algoritmico, recenti approcci di apprendimento auto-supervisionato basati su modelli del mondo — come le architetture Latent Energy-based Joint Embedding Predictive Architecture (LE-JEPA) — offrono una via promettente verso l'apprendimento di rappresentazioni incarnate (embodied) direttamente da flussi sensoriali multimodali, in modo efficiente dal punto di vista dei dati. Sul piano hardware, le tecnologie di dispositivi post-CMOS emergenti — tra cui memorie ferroelettriche non volatili, memorie a cambiamento di fase, fabric di calcolo analogico e processori near-sensor — offrono miglioramenti di ordini di grandezza nell'efficienza energetica rispetto al CMOS digitale convenzionale per le classi di operazioni più rilevanti nella percezione e nella pianificazione robotica.

Questa posizione di Incarico di Ricerca, allineata con le attività del progetto **ARCHYTAS**, si focalizza sulla co-progettazione di algoritmi di edge AI efficienti e acceleratori hardware post-CMOS per piattaforme robotiche fortemente vincolate. L'incaricato di ricerca si concentrerà su: 1) studio e adattamento di approcci di physical AI e world model (incluse architetture di tipo LE-JEPA) per l'inferenza on-device su SoC eterogenei a bassissima potenza per la robotica; 2) co-progettazione hardware-software di pipeline di inferenza che sfruttano dispositivi post-CMOS (ad es. memorie ferroelettriche, calcolo analogico in-memory) per compiti di percezione e controllo; 3) implementazione e validazione di pipeline prototipali di intelligenza robotica su piattaforme avanzate basate su chiplet compatibili con il framework di progettazione ARCHYTAS.